Sandy Bridge: architettura e caratteristiche
E' Sandy Bridge, la microarchitettura di nuova generazione progettata da Intel, a tenere banco nella prima giornata dell'Intel Developer Forum Fall 2010. Sandy Bridge è il nome in codice con cui Intel indica la microarchitettura che caratterizzerà i processori eredi delle attuali soluzioni Intel Core basate su architettura Westmere. Nel contesto della ben nota strategia di sviluppo "Tick-Tock", Sandy Bridge rappresenta la fase di "tock", ovvero il momento in cui si sviluppa una microarchitettura completamente nuova sulla base di un processo produttivo, nello specifico quello a 32nm, già consolidato. Al contrario Westmere rappresentò la fase di "tick": l'affinamento del processo produttivo su una microarchitettura collaudata. Intel ha inoltre confermato come il prossimo Tick, caratterizzato dal passaggio alla tecnologia produttiva a 22 nanometri, sarà basato su architettura nota con il nome in codice di Ivy Bridge, prevista a questo punto al debutto nel corso dell'anno 2012. I processori Intel Core di seconda generazione, pertanto, introdurranno una ricca serie di novità architetturali, molte delle quali prendono spunto da quanto esistente nei processori Intel Core di attuale generazione. Ma, su tutte le novità , spicca l'integrazione del controller grafico in un unico die, laddove nelle CPU Westmere il controller grafico e la CPU erano collocati su due core distinti con il primo, inoltre, prodotto con processo a 45nm. Con l'integrazione in un unico die di CPU e GPU, anche quest'ultima viene realizzata a 32nm, per un totale di ben un miliardo di transistor (ancora una volta di tipo High-K Metal Gate) su singolo die. A tal proposito Intel si dice convinta che nel giro di una decina d'anni sarà possibile realizzare processori da 100 miliardi di transistor, così come 100 miliardi sono, in media, i neuroni presenti nel cervello umano. L'integrazione di GPU e CPU sullo stesso die ha permesso di ovviare ad una delle principali limitazioni di design delle architetture Westmere, legata al memory controller. Questo componente è ora integrato all'interno del singolo chip, accessibile con latenze ridotte da parte sia di CPU come di GPU in quanto unificato tra i due componenti. Nei processori Westmere Intel aveva inserito il memory controller internamente alla GPU, con un impatto negativo in termini di latenza nel momento in cui era la CPU ad accedere a questo componente. A carico del controller grafico vi sono numerose innovazioni. Anzitutto la GPU ha ora diretto accesso alla cache di ultimo livello, condivisa anche dai core di sistema: in questo modo è possibile disporre di maggiore bandwidth per le operazioni grafiche, minore latenza e un minore accesso alla RAM di sistema, tutti elementi che concorrono ad incrementare le prestazioni e la reattività del processore. L'unificazione della cache di terzo livello, indicata da Intel come LLC (Last Level Cache), tra CPU e GPU apre nuovi spazi di elaborazione soprattutto per quest'ultimo componente: l'accesso avviene attraverso un ring bus, dotato di 4 tipologie di ring a 32bit indicate rispettivamente come Data, Request, Acknowledge e Snoop. Questo approccio a ring permette di avere a disposizione, per ciascun core, una bandwidth di comunicazione pari a 96 Gbytes al secondo, che raggiunge quindi i 384 Gbytes al secondo in caso di architettura quad core, con la quale far interagire tra di loro il controller grafico, la cache di ultimo livello, i core del processore ed il System Agent. Quest'ultimo è un altro nuovo elemento architetturale che accorpa PCI Express, DMI (Direct Media Interface), controller memoria, controller display e un nuovo Power Control Unit per la gestione di tutte le funzionalità energetiche del chip. Di fatto il System Agent altro non è che il nuovo nome scelto da Intel per indicare quello che nelle soluzioni della famiglia Nehalem era noto come componente Uncore. Fonte: Hwupgrade.it Notizia pubblicata in data : |